大家好，今天小编关注到一个比较有意思的话题，就是关于apb2时钟是什么的问题，于是小编就整理了4个相关介绍的解答，让我们一起看看吧。
pclk是什么频率？
pclk是系统时钟频率。
PLL为锁相环倍频输出，其时钟输入源可选择为HSI/2、HSE或者HSE/2。倍频可选择为2~16倍， 但是其输出频率最大不得超过72MHz。 其中FCLK,HCLK,PCLK都称为系统时钟,但区别如下, FCLK,提供给CPU内核的时钟信号,CPU的主频就是指这个信号; HCLK,提供给高速总线AHB的时钟信号; PCLK,提供给低速总线APB的时钟信号;
stm32 systick定时器有什么作用？
3 STM32中一共有11个定时器，其中2个高级控制定时器，4个普通定时器和2个基本定时器，以及2个看门狗定时器和1个系统嘀嗒定时器。其中系统嘀嗒定时器是前文中所描述的SysTick，看门狗定时器以后再详细研究。今天主要是研究剩下的8个定时器。 定时器 其中TIM1和TIM8是能够产生3对PWM互补输出的高级登时其，常用于三相电机的驱动，时钟由APB2的输出产生。TIM2-TIM5是普通定时器，TIM6和TIM7是基本定时器，其时钟由APB1输出产生。由于STM32的TIMER功能太复杂了，所以只能一点一点的学习。
25m时钟多久变化一次？
控制AHB、APB2和APB1这三条总线时钟的开启、控制每个外设的时钟的开启。
对于SYSCLK、HCLK、PCLK2、PCLK1这四个时钟的配置一般是：HCLK = SYSCLK=PLLCLK = 180M，PCLK2=HCLK/2 = 90M，PCLK5=HCLK/45= 25M。这个时钟配置也是库函数的标准配置，最终得出结论25分钟变化一次
adc模块的时钟是如何确定的？
ADC模块的时钟的确定：
(1)，由时钟控制器提供的ADCCLK时钟和PCLK2(APB2时钟)同步。CLK控制器为ADC时钟提供一个专用的可编程预分频器。
(2) 一般情况下在程序 中将 PCLK2 时钟设为与系统时钟相同
/* HCLK = SYSCLK */
RCC_HCLKConfig(RCC_SYSCLK_Div1);
/* PCLK2 = HCLK */
RCC_PCLK2Config(RCC_HCLK_Div1);
/* PCLK1 = HCLK/2 */
RCC_PCLK1Config(RCC_HCLK_Div2);
(3)在时钟配置寄存器(RCC_CFGR) 中 有 为ADC时钟提供一个专用的可编程预分器
到此，以上就是小编对于apb2时钟频率的问题就介绍到这了，希望介绍的4点解答对大家有用。
微信扫一扫打赏
